| この回路は個人的に独自に研究用として試作したものです。このページの情報を参考にして、いかなることがあろうとも当方は責任を持てません。また、メーカーなど関係各所にこの件で問い合わせることはご遠慮ください。 |
|
はじめに 前回の吸出し器(V1)はイメージの一部だけで、全体の吸出しはできない回路でしたが、今回アドレス出力に対応して再び挑戦しました。今回の回路は前回の最後に示したV2ではなく、手間暇を惜しんでV1を使いまわした回路にしました。 今回はやっとROM全体の吸出しに成功しました。 某氏による情報は、すでにWebで公開されています。私が得た情報はこちらの英文サイトです。私の回路の根拠は全てココにあります。 今回のこの回路でも、バックアップメモリなどのアクセスには一切触れません。 |
|
回路図 コネクタピン配置や動作タイミングに関する根拠は前回と同様です。今回の回路は前回の24ビットの0アドレス出力を、24ビットのアドレスラッチに変更した回路です(クリックで原寸表示できます)。
回路図今回は電源部の図は省略しています。5Vや3.3Vを作り出す回路は全く同じですのでそちらを参考にしてください。 |
|
製作 今回は前回のV1基板を使いまわします。追加回路用に小さい基板を並べて配置しました。使いまわせるところは使いまわし、そうでないところは容赦なく切ったり取ったりツギハギしました。おかげで見苦しいです。が、動けばいいんです。とりあえず。
一通り、配線が済んだらテスタなどで接続チェックをして、良さそうなら前回のソフトを使いまわしてテストしつつハードデバッグ&ソフト作成を並行してやって行きます。 まずは適当にポートへデータを出力させてLS07の入出力が正しいかテスタでチェックしていきます。問題がなくなったら今度はHC138の出力、U7のHC574の出力というように、回路動作上手前にあるものから順次確かめつつソフトを作ります。途中数カ所の配線ミスを発見して直しつつ進めました。 さらに残りの3つのHC574の動作が良さそうなら、この出力をHC157経由で読み出してみます。データの読み出し部分は前回のV1部分がそっくり残されているのでビット並びのおかしなままですが、ほぼそのままで動きました。あとはバス制御部を変更しつつアドレスをカウントアップさせつつデータを読み出すソフトを書き上げて完成です。 まずは前回のデフォルトのWait値を10のまま128kバイト読み出し、そのあとWait値をどんどん減らしつつ読み出してみました。前回は制御線がオープンコレクタ出力直結だったのが動作速度に響いていたのでしょうか? 徐々に減らして試してみるとWait値0でも全く問題なく動作しました。この状態で4Mバイト丸々吸出し、fcコマンドで比較してROMイメージと同一であることを確認して完了です。 実行ファイル(lzh形式) ソース |
|
結果と今後 以上のとおり、やっとこROMの吸出しに成功しました。となると次はバックアップメモリアクセスやオリジナルゲームカートリッジとなるのかもしれませんが、もはやお金を出せば香港方面のバックアップ機が入手できるようです。とりあえずの謎とされていたGBAROMアクセスの方法と追試ができたことで完了とします。
少なくとも、合法的にエミュで遊ぶ環境はできた訳だ〜。 |
| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
V1製作を含めて、かなり手持ちのパーツを流用したので正確な金額はわかりませんが、おそらく全てのパーツをアキバなどで買っても1000円前後じゃないでしょうか?(GBコネクタは除く。GBコネクタは2千円程度で入手したGBポケットのものを使っています。) |